

PCT

特許性に関する国際予備報告（特許協力条約第二章）

(法第12条、法施行規則第56条)
〔PCT36条及びPCT規則70〕

REC'D 07 OCT 2004

WIPO

PCT

出願人又は代理人 の書類記号 TU03-0810WO1	今後の手続きについては、様式PCT/IPEA/416を参照すること。	
国際出願番号 PCT/JP03/13251	国際出願日 (日.月.年) 16. 10. 2003	優先日 (日.月.年) 21. 11. 2002
国際特許分類 (IPC) Int. Cl. C23C14/34, C22C9/01, 9/02, H01L21/28, 21/285, 21/3205		
出願人 (氏名又は名称) 株式会社日鉱マテリアルズ		

1. この報告書は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。
法施行規則第57条（PCT36条）の規定に従い送付する。
2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。
3. この報告には次の附属物件も添付されている。
- a ☒ 附属書類は全部で 2 ページである。
- ☒ 補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関が認めた訂正を含む明細書、請求の範囲及び/又は図面の用紙（PCT規則70.16及び実施細則第607号参照）
- ☐ 第I欄4.及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの国際予備審査機関が認定した差替え用紙
- b ☐ 電子媒体は全部で (電子媒体の種類、数を示す)。
配列表に関する補充欄に示すように、コンピュータ読み取り可能な形式による配列表又は配列表に関連するテーブルを含む。（実施細則第802号参照）
4. この国際予備審査報告は、次の内容を含む。

- ☒ 第I欄 国際予備審査報告の基礎
- ☐ 第II欄 優先権
- ☐ 第III欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成
- ☐ 第IV欄 発明の単一性の欠如
- ☒ 第V欄 PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明
- ☐ 第VI欄 ある種の引用文献
- ☐ 第VII欄 国際出願の不備
- ☐ 第VIII欄 国際出願に対する意見

国際予備審査の請求書を受理した日 04. 03. 2004	国際予備審査報告を作成した日 16. 09. 2004	
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915 東京都千代田区鍛冶が関三丁目4番3号	特許庁審査官 (権限のある職員) 前田 仁志	4G 9157
電話番号 03-3581-1101 内線 3416		

第I欄 報告の基礎

1. この国際予備審査報告は、下記に示す場合を除くほか、国際出願の言語を基礎とした。

☐ この報告は、_____語による翻訳文を基礎とした。
それは、次の目的で提出された翻訳文の言語である。

- ☐ PCT規則12.3及び23.1(b)にいう国際調査
☐ PCT規則12.4にいう国際公開
☐ PCT規則55.2又は55.3にいう国際予備審査

2. この報告は下記の出願書類を基礎とした。(法第6条(PCT14条)の規定に基づく命令に応答するために提出された差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)

☐ 出願時の国際出願書類

☒ 明細書

第 1-15 ページ、出願時に提出されたもの
 第 _____ ページ*、 _____ 付かで国際予備審査機関が受理したもの
 第 _____ ページ*、 _____ 付かで国際予備審査機関が受理したもの

☒ 請求の範囲

第 2, 3, 5-9, 13, 14 項、出願時に提出されたもの
 第 1, 4, 11, 12 項*、PCT19条の規定に基づき補正されたもの
 第 _____ 項*、 _____ 付かで国際予備審査機関が受理したもの
 第 _____ 項*、 _____ 付かで国際予備審査機関が受理したもの

☐ 図面

第 _____ ページ/図、出願時に提出されたもの
 第 _____ ページ/図*、 _____ 付かで国際予備審査機関が受理したもの
 第 _____ ページ/図*、 _____ 付かで国際予備審査機関が受理したもの

☐ 配列表又は関連するテーブル

配列表に関する補充欄を参照すること。

3. ☒ 補正により、下記の書類が削除された。

☐ 明細書 第 _____ ページ
☒ 請求の範囲 第 10 項
☐ 図面 第 _____ ページ/図
☐ 配列表(具体的に記載すること) _____
☐ 配列表に関連するテーブル(具体的に記載すること) _____

4. ☐ この報告は、補充欄に示したように、この報告に添付されかつ以下に示した補正が出願時における開示の範囲を超えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c))

☐ 明細書 第 _____ ページ
☐ 請求の範囲 第 _____ 項
☐ 図面 第 _____ ページ/図
☐ 配列表(具体的に記載すること) _____
☐ 配列表に関連するテーブル(具体的に記載すること) _____

* 4. に該当する場合、その用紙に“superseded”と記入されることがある。

第V欄 新規性、進歩性又は産業上の利用可能性についての法第12条(PCT35条(2))に定める見解、それを裏付ける文献及び説明

1. 見解

新規性 (N)	請求の範囲	1-9, 11-14	有 無
	請求の範囲		
進歩性 (IS)	請求の範囲		有 無
	請求の範囲	1-9, 11-14	
産業上の利用可能性 (IA)	請求の範囲	1-9, 11-14	有 無
	請求の範囲		

2. 文献及び説明 (PCT規則70.7)

文献1: JP 2002-294438 A (三菱マテリアル株式会社)
2002.10.09, 請求項1, 段落番号9, 10, 15

文献2: JP 63-65039 A (古河電気工業株式会社)
1988.03.23, 特許請求の範囲

文献3: US 4822560 A (Furukawa Electric Co., Ltd.)
1989.04.18, 請求項1, 第1欄第7-17行

請求の範囲1-9, 11-14に係る発明について

請求の範囲1-9, 11-14に係る発明は、国際調査報告で引用された文献1-3から進歩性がない。

文献1には、銅合金スパッタリングターゲットにおいて、結晶粒の微細化等を目的としてSi等を含有させることが記載されている。

そして、文献2、3には、電気機器用の銅合金において、ハンダ接合性、メッキ付け性、導電性、強度、耐食性等の観点から、Al、Sn、Mn等を含有させることが記載されており、当該技術を文献1記載の技術に適用することは、当業者が容易になし得ることにすぎない。

請 求 の 範 囲

- 5 1. (補正後) Alを0.5～4.0wt%含有し、Siが0.5wtppm以下であり、平均結晶粒径が0.1～60 μ m、平均粒径のばらつきが $\pm 20\%$ 以内であることを特徴とする銅合金スパッタリングターゲット。
2. Sb, Zr, Ti, Cr, Ag, Au, Cd, In, Asから選択した1又は2以上を総量で1.0wtppm以下含有することを特徴とする請求項1記載
- 10 の銅合金スパッタリングターゲット。
3. Sb, Zr, Ti, Cr, Ag, Au, Cd, In, Asから選択した1又は2以上を総量で0.5wtppm以下含有することを特徴とする請求項1記載の銅合金スパッタリングターゲット。
4. (補正後) Snを0.5～4.0wt%含有し、Mnが0.5wtppm以下
- 15 であり、平均結晶粒径が0.1～60 μ m、平均粒径のばらつきが $\pm 20\%$ 以内であることを特徴とする銅合金スパッタリングターゲット。
5. Sb, Zr, Ti, Cr, Ag, Au, Cd, In, Asから選択した1又は2以上を総量で1.0wtppm以下含有することを特徴とする請求項4記載の銅合金スパッタリングターゲット。
- 20 6. Sb, Zr, Ti, Cr, Ag, Au, Cd, In, Asから選択した1又は2以上を総量で0.5wtppm以下含有することを特徴とする請求項4記載の銅合金スパッタリングターゲット。
7. 再結晶温度が365°C以下であることを特徴とする請求項1～6のいずれかに記載の銅合金スパッタリングターゲット。
- 25 8. 酸素が5wtppm以下であることを特徴とする請求項1～7のいずれかに記載の銅合金スパッタリングターゲット。
9. 酸素が1wtppm以下であることを特徴とする請求項1～7のいずれかに記載の銅合金スパッタリングターゲット。
10. (削除)

11. (補正後) Al 及び Sn を総量で 0.5 ~ 4.0 wt % 含有する請求項 1 ~ 9 のいずれかに記載の銅合金スパッタリングターゲット。
- 5 12. (補正後) 請求項 1 ~ 9 のいずれかに記載の銅合金スパッタリングターゲットを用いて形成された半導体素子配線。
13. 半導体配線のシード層として形成されることを特徴とする請求項 11 記載の半導体素子配線。
14. Ta、Ta 合金又はこれらの窒化物のバリア膜上にシード層として形成さ
- 10 れることを特徴とする請求項 13 記載の半導体素子配線。